| |
|
| 如何通过硬件设计改善时序? |
|
|
电子设计中在测试时遇到其数据线的set up 时间不符合其设计规格
那如何通过改变硬件匹配来改善此时序呢?
通过终端电阻可以达到此需求吗?
或者还有其他办法? |
|
|
|
请问你是怎么知道数据线的set up 时间不符合其设计规格的 |
|
|
|
|
|
可以将时钟线加长，将时钟线的走线与读写控制线等长设计. |
|
|
|
|
|
示波器带宽不够的话，是测不出真实的上升时间的...你用的带宽多少的示波器测的？ |
|
|
以下是引用xiebintj在2006-4-26 16:20:00的发言：
可以将时钟线加长，将时钟线的走线与读写控制线等长设计.
板子的layout已定,没有办法更改了
还有其他办法吗 ? |
|
|
以下是引用zjulala在2006-4-29 19:47:00的发言：
示波器带宽不够的话，是测不出真实的上升时间的...你用的带宽多少的示波器测的？
示波器带宽足够为4g, |
|
|
制板之前就要对信号进行时序和信号完整性仿真,端接电阻是用来匹配阻抗的,时序上的要求只能调整线长,除非控制器是用的fpga. |
|
|
第 10 楼 |
2006-5-27 18:37:12 |
| |
|
|
|
|
[ 1 ]
|
|
共 1 页 9 条主题，当前第 1 页 |
|
|
|
